Requested Patent:

JP1028856

Title:

**MULTILAYERED INTEGRATED CIRCUIT** 

Abstracted Patent:

JP1028856

**Publication Date:** 

1989-01-31

Inventor(s):

TAKEUCHI RYOSUKE

Applicant(s):

MITSUBISHI ELECTRIC CORP

Application Number:

JP19870182307 19870723

Priority Number(s):

IPC Classification:

H01L27/00; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To form a large scale integrated circuit with high reliability, by stacking, on an LSI chip of lower side layer, an LSI chip whose area is smaller than that of the LSI chip of lower side layer, and connecting, through wires, the LSI chip of the upper side layer and that of the lower side layer.

CONSTITUTION:A multilayer integrated circuit is formed, by stacking at least two or more layers of large scale integrated circuit chips 10-12. The area of the chip 11 of upper layer stacked on the chip 10 of lower layer is larger than the area of the chip 12 of upper layer stacked on the chip 11 of lower layer. The signal transmission and reception between the chip 10 and the chip 11 and between the chip 11 and the chip 12 is performed via a wire 15a. Thereby, a large scale integrated circuit with high reliability can be obtained.

## 四公開特許公報(A)

昭64-28856

@Int\_Cl\_4 H 01 L 27/00

識別記号 301

庁内整理番号

母公開 昭和64年(1989)1月31日

23/52 25/08 A -8122-5F B -8728-5F B -7638-5F

審査請求 未請求 発明の数 1 (全3頁)

多層集積回路

> の特 頣 昭62-182307

@出 願 昭62(1987)7月23日

经验 界 朰 五 内 良

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

包出 三菱電機株式会社 頭 人

東京都千代田区丸の内2丁目2番3号

②代 蹕 人 弁理士 田澤 博昭 外2名

1. 発明の名称

多層集體區路

2. 特許請求の範囲

大規模集積回路チェブを少まくとも2層以上積 勝してなる多層集積回路において、下質層の上記 大規模祭務回路チップ上に積層される上側層の上 記大規模集積回路チェブの面積を大きくし、かつ 上側層と下側層との大規模集積回路チップのパッ ド間には信号の投受するためにワイヤを接続した ととを特徴とする多層集積回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は電子機器等に組込まれる多層集積回 路に関するものである。

〔従来の技術〕

第3回は例えば1985年10月7日発行の「日 経エレクトロニクス」のP235に掲載された従 来の多層集機回路を示す一部切欠斜視図であり、 図において、1は下層大規模集積回路チップ(以

下下層LSIチップという)、2は上層大規模集 *復回路テップ(以下上階LSIチップと*いう)、 3はとれら下層LSIチップ1および上層LSI チョブ2K設けられたポンディンクパッド(以下、 パッドという)、4は紙配蔵で、上記下層LSI チップ1のパッド3と上階LSIチップ2のパッ ド3とを堪気的に接続する。5はハンダで、積層 された下層LSIチップ1と上層LSIチップ2 とをパッド3を介して接続する。

次に動作について説明する。

上層L8Iチップ2と下層LSIチップ1との 信号の送受信は凝配線4を介在させて行う。

[発明が解決しようとする問題点]

従来の多層集積回路は以上のように構成されて いるので、上層L8Iチップ2と下層L8Iチッ プーを結構するには上層LSIチップ2に縦配舗 4 を形成させ、上層LSIチップ2の縦配線の位 相に対して下層LSIチップ1のパッド3の位置 がずれてはならず、そのため製造コストが高くな り、またずれがあった場合に毎正ができないので、 能配譲4とパッド3との結線部分の信頼性が低く、 入出力信号は最上層のLSIテップのパッド3か らしか取り出せないという飼約があるなどの問題 点があった。

この発明は上記のような問題点を解析するためになされたもので、積脂されるLBIチップ間の 耐難の信頼性を高め、かつ製造コストを低級できる多層集積回路を得ることを目的とする。

[ 問題点を解決するための手段]

この発明に係る多形集積回路は下側層のLSI チップより小さな面影のLSIチップをその上に 積脂し、上側層と下側層とのLSIチップのパッ ドをワイヤで結線したものである。

[作用]

との発明にかける多層集積回路は上偶層、下偶層のパッドをワイヤポンディングすることで錯線を行い、容易に信頼性の高い大規模集積回路を得ることができ、また入出力信号様をいずれの層の し8 I チップからでも取り出せるものである。

〔突角例〕

1 1 との信号の投受あるいは第2層LSIチップ 1 1 と第3層LSIチップ12との信号の投受は ワイヤ 15a により行われる。また、第2層LSI チップ11中第3層LSIチップ12の基板の基 単電位は第2層LSIチップ11の下の導体膜17 を電源あるいはアースなどの基準電位に接続する ととで得ることができる。

また、上記実施例では導体膜にワイヤボンディングで基準単位を与える方法を用いたが、導体膜に基準電位を与える方法としては絶録膜の一部に欠をわけ、下側層のLSIチップの部分にバッドを設け、ハンダ等で上側層のチップの導体膜と接続してもよい。

また、上記実施例では3層の多層集積回路を示したが、2層以上であれば何層でもよく、上記実施例と同様の効果を奏する。

[発明の効果]

以上のようにとの発明によれば、各層のパッド をワイヤで鉛盤が可能なように多層集積回路を構 成したので安価に高集積化でき、信頼性も高いも 以下、との発明の一実施例を図について説明する。

第1回はこの発明の一実施例の概略構成を示す 平面的、第2回は同じく質面図で、両回とも3分 のLSIテップを重ねた多層集積回路を示す。同 因にかいて、10は年1月LSIチップ、11は との第1層LSIチップ10上に積層される第2 **層LSIチップ、12は第2層LSIチップ11** 上に秩履される第3層LSIチップ、13m は第1 乃至第3階LSIチップ10.11.12上のパッド、 13b ばL8Iパッケージ14のパッド、 15a は第 1 雇LSIチップ 1 0 のパッド 13a と第 2 層 LSI チップ11のパッド3を接続したワイヤ、15bは 第2届L8Iチップ11のパッド3とLSIパッ ケージ14のパッド 13b とを接続したワイヤ、16 社各層を絶縁する絶象膜で17はそれぞれ上側層 のLSIチップに基準電位を与えるための導体展 である。

次に動作について説明する。

第1層L8Iチップ!0と第2層LSIチップ

のが得られる効果がある。

## 4. 図面の簡単な説明

第1 図はこの発明の一実施例による多層組織回路の概略構成を示す平面図、第2 図は同じく 側面図、第3 図は従来の多層集積回路の一例を示す一部切欠別視回である。

10.11.12はLSIチップ、13a.13b はパッド、 15a/15b はワイヤ。

なか、図中、同一符号は同一、又は相当部分を 示す。

幹 許 出 顧 人 三要電機株式会社

代理人 弁理士 田 淳 博 昭 (外2名)





